Embedded Machine Learning
Reliability and Performance Enhancement
Tid: On 2026-06-03 kl 14.00
Plats: Kollegiesalen, ; Brinellvägen 8, Royal Institute of Technology
Videolänk: https://kth-se.zoom.us/j/63924695817
Språk: Engelska
Ämnesområde: Informations- och kommunikationsteknik
Respondent: Yizhi Chen , Elektronik och inbyggda system
Opponent: Associate Professor Luca Pezzarossa, Danmarks Tekniske Universitet - DTU
Handledare: Ahmed Hemani, Elektronik och inbyggda system; Artur Podobas,
QC 20260512
Abstract
Att implementera maskininlärning (ML) på resursbegränsade inbyggda systemmedför betydande utmaningar avseende tillförlitlighet samt beräknings-, minnes-och energieffektivitet. Denna avhandling presenterar våra forskningsbidrag inom tvåhuvudteman: tillförlitlighet och prestandaoptimering för inbyggdaML-system.
Avseende tillförlitlighet utvecklade vi en metod för online-feldetektering avbildsensorer för autonoma fordon, som utnyttjar historisk variansanalys för attidentifiera defekta pixlar utan att avbryta kamerans funktion. Vi undersökte vidarehur olika bildsensorfel påverkar prunade neurala nätverk för objektdetektering,inklusive både spatiala fel (oskärpa, mörker, fläckbrus) och temporala fel orsakade avsensoråldring. Vårt arbete behandlar tillförlitlighet ur ett systemperspektiv ochomfattar både feldetektering på sensornivå och feltolerans på neuralnätverksnivå förinbyggda AI-tillämpningar.
Avseende prestandaoptimering syftar vi till att minska latens, effektförbrukning ochenergiförbrukning i ML-acceleratorer genom uppgiftsmappning, datakodning ochapproximativa beräkningstekniker. Specifikt utforskade vi approximativ beräkninggenom en FPGA-baserad accelerator för icke-negativ matrisfaktorisering med hybridlogaritmisk approximation, vilken uppnådde en 69× energireduktion jämfört med enARM CPU-implementering. För DNN-acceleratorer föreslog vi en restidsbaseraduppgiftsmappningsstrategi som uppnådde upp till 12,1% latensreduktion genomdynamisk lastbalansering över beräkningsenheter. Vi utvecklade vidare en metod fördataordning baserad på antalet ‘1’-bitar för att minska bitövergångar på NoC-länkar,vilken uppnådde upp till 40,85% reduktion av bitövergångar och därmed lägrelänkeffektförbrukning. För att möjliggöra effektiv hårdvaruimplementeringkonstruerade vi en approximativ sorteringsenhet för dataordningsmetoden, vilkenuppnådde 35,4% areareduktion med endast 4,5% förlust i effektivitet avseendebitövergångsreduktion (från 20,42% till 19,50%). För kvantisering avtillståndsrumsmodeller i framväxande LLM-arkitekturer föreslog vi en soft-edge-kvantiserare som förbättrar noggrannheten genom att bevara informationom extremvärden via flerskalig kvantisering.